go.opentelemetry.io/otel/log@v0.3.0

go.opentelemetry.io/otel/log

2024-05-21 go 1.21
安装 (v0.3.0)
go get go.opentelemetry.io/otel/log@v0.3.0
import "go.opentelemetry.io/otel/log"
依赖
模块版本
github.com/davecgh/go-spew v1.1.1
github.com/go-logr/logr v1.4.1
github.com/go-logr/stdr v1.2.2
github.com/pmezard/go-difflib v1.0.0
github.com/stretchr/testify v1.9.0
go.opentelemetry.io/otel v1.27.0
go.opentelemetry.io/otel/metric v1.27.0
go.opentelemetry.io/otel/trace v1.27.0
gopkg.in/yaml.v3 v3.0.1
版本列表
v0.20.0 2026-05-27
v0.19.0 2026-04-03
v0.18.0 2026-03-06
v0.17.0 2026-03-02
v0.16.0 2026-02-02
v0.15.0 2025-12-08
v0.14.0 2025-08-29
v0.13.0 2025-06-25
v0.12.2 2025-05-22
v0.12.1 2025-05-21
v0.12.0 2025-05-21
v0.11.0 2025-03-05
v0.10.0 2025-01-17
v0.9.0 2024-12-12
v0.8.0 2024-11-08
v0.7.0 2024-10-11
v0.6.0 2024-09-10
v0.5.0 2024-08-23
v0.4.0 2024-07-02
v0.3.0 2024-05-21
v0.2.0-alpha 2024-04-24
v0.1.0-alpha 2024-04-05
v0.0.1-alpha 2024-02-23
相关教程
日志异常检测：基于模板与序列模型的异常日志识别
从海量文本日志中解析日志模板，并利用 LSTM、Transformer 等序列模型检测异常模式。
数值稳定的 softmax 实现与技巧
学习数值稳定 softmax 的原理，使用最大值减法技巧避免上溢/下溢，以及在交叉熵损失中的 LogSumExp 技巧。
Java 日志：SLF4J 门面与 Logback 实现
使用 SLF4J 统一日志 API，通过 Logback 实现灵活的输出控制和滚动策略。
VHDL/Verilog 硬件描述语言：组合与时序逻辑设计
学习硬件描述语言基本语法，设计编码器、加法器、状态机，并利用仿真工具验证功能。
FPGA 开发入门：Verilog 与逻辑综合
使用 Verilog 描述数字电路，通过 Vivado/Quartus 进行综合与烧录，体验可编程逻辑开发。